МИКРОСХЕМЫ И ИХ ПРИМЕНЕНИЕ


МИКРОЭЛЕКТРОННЫЕ ОЗУ


Микросхемы статических ОЗУ имеют, как правило, матричную структуру с двухкоординатноп системой адресации (выборки). Общие принципы их построения уже рассмотрены на примере ми­кросхемы К155РУ1. Матричная структура накопителя и двухкоордп-натная система выборки обеспечивают возможность доступа к каж­дому ЭП. Быстродействующие мпкроэлектрониые ОЗУ формируются на основе биполярных транзисторных элементов ЭСЛ, ТТЛ (ТТЛШ), ИПЛ. Микроэлектронпые ОЗУ среднего и низкого бы­стродействия строятся на p-МДП, n-МДП и КМДП-транзисторных элементах.

Пример ЭП на многоэмнттерных транзисторах приведен на рис. 5.10. По адресным шинам Хi и YJ, с которыми соединены эмит­теры 25, поступают сигналы, определяющие режим ЭП: запись в триггер, считывание с его выходов или хранение информации. Режим хранения обеспечивается при поступлении сигналов нулевого уровня на обе адресные шины или на одну из них.

Разрядные шины соединены с эмиттерами 1 и 6. Информацион­ные сигналы подаются через усилители записи и воздействуют на состояние транзисторов Т1 и Т2 только при условии, что оба адрес­ных сигнала равны 1. Допустим записывается 1: Wi=1, W0=0. По­скольку усилители записи имеют инверсный выход, то на единичной разрядной шине будет 0, а на нулевой шине — 1. Этим-и сигналами транзистор Т1 закрывается, а Т2 открывается. При записи 0 состоя­ния транзисторов изменятся на обратные.

В режиме считывания сигналами Wi=W0 — Q на разрядных ши­нах устанавливаются уровни 1, чтобы выходы усилителей записи не шунтировали входов усилителен считывания. При выборке ЭП входы 25 закрываются, и ток через транзистор Т2, протекавший в адресные шины, переключится в разрядную шину через эмиттер-ный переход 6. Заметим, что переход 6 останется открытым при ! на разрядной шине благодаря превышению напряжения на коллек­торе транзистора Т2 над напряжением единичного уровня разряд­ной шины.

                                        

Рис. 5.10. Элемент памяти на биполярных транзисторах




- Начало -  - Назад -  - Вперед -